日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月 6日

出 願 番 号

Application Number:

特願2002-322955

[ST.10/C]:

[JP2002-322955]

出 願 人
Applicant(s):

新潟大学長

2003年 1月28日

特 許 庁 長 官 Commissioner, Japan Patent Office 太田信一體際

【書類名】 明細書

【特許請求の範囲】

【請求項1】 発振周波数制御部を有する発振回路に対してランダムな制御電圧を印加し、前記発振回路から発せられる周波数信号に対応した発振電圧をランダムに生成させるとともに、前記発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係から0又は1の数字を割り当て、2進数的な乱数を発生させることを特徴とする、乱数発生方法。

【請求項2】 前記発振周波数制御部は、可変容量ダイオードを含むことを特徴とする、請求項1に記載の乱数発生方法。

【請求項3】 前記制御電圧は雑音発生回路によって生成することを特徴とする、請求項1又は2に記載の乱数発生方法。

【請求項4】 前記雑音発生回路は、雑音生成素子と雑音増幅素子とを含むことを特徴とする、請求項3に記載の乱数発生方法。

【請求項5】 前記雑音生成素子はダイオードであることを特徴とする、請求項4 に記載の乱数発生方法。

【請求項6】 前記雑音増幅素子は演算増幅器であることを特徴とする、請求項4 又は5 に記載の乱数発生方法。

【請求項7】 前記発振回路はディジタル発振回路であることを特徴とする、請求項1~6のいずれかーに記載の乱数発生方法。

【請求項8】 前記発振回路はアナログ発振回路であることを特徴とする、請求項1~6のいずれか一に記載の乱数発生方法。

【請求項9】 前記発振電圧は、所定のA/D変換器によりディジタル成分に変換することを特徴とする、請求項1~8のいずれか一に記載の乱数発生方法。

【請求項10】 前記発振回路は、第1の発振回路と、この第1の発振回路に電気的に接続された第2の発振回路とからなり、前記制御電圧を前記第2の発振回路に印加するとともに、前記第2の発振回路から所定の周波数信号を出力させ、前記周波数信号に対応した発振電圧に対して前記閾値を設定し、前記発振電圧の前記閾値に対する大小関係から0又は1の数字を割り当て、2進数的な乱数を発

生させることを特徴とする、請求項1~9のいずれか一に記載の乱数発生方法。

【請求項11】 前記発振回路は、第1の発振回路と、この第1の発振回路に電気的に接続された第2の発振回路とからなり、前記制御電圧を前記第1の発振回路に印加するとともに、前記第2の発振回路から所定の周波数信号を出力させ、前記周波数信号に対応した発振電圧に対して前記閾値を設定し、前記発振電圧の前記閾値に対する大小関係から0又は1の数字を割り当て、2進数的な乱数を発生させることを特徴とする、請求項1~9のいずれか一に記載の乱数発生方法。

【請求項12】 前記発振回路は、第1の発振回路と、この第1の発振回路に電気的に接続された第2の発振回路とからなり、前記制御電圧を前記第1の発振回路及び前記第2の発振回路に印加するとともに、前記第2の発振回路から所定の周波数信号を出力させ、前記周波数信号に対応した発振電圧に対して前記閾値を設定し、前記発振電圧の前記閾値に対する大小関係から0又は1の数字を割り当て、2進数的な乱数を発生させることを特徴とする、請求項1~9のいずれか一に記載の乱数発生方法。

【請求項13】 発振周波数制御部を有する発振回路と、

前記発振回路に対してランダムな制御電圧を印加するための制御電圧印加手段 と、

前記発振回路から発せられる周波数信号に対応してランダムに生成された発振 電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係か ら0又は1の数字を割り当てる演算処理手段と、

を具えることを特徴とする、乱数発生装置。

【請求項14】 前記発振周波数制御部は、可変容量ダイオードを含むことを特徴とする、請求項13に記載の乱数発生装置。

【請求項15】 前記制御電圧印加手段は雑音発生回路であることを特徴とする、請求項13又は14に記載の乱数発生装置。

【請求項16】 前記雑音発生回路は、雑音生成素子と雑音増幅素子とを含むことを特徴とする、請求項15に記載の乱数発生装置。

【請求項17】 前記雑音生成素子はダイオードであることを特徴とする、請求項16に記載の乱数発生装置。

【請求項18】 前記雑音増幅素子は演算増幅器であることを特徴とする、請求項16又は17に記載の乱数発生装置。

【請求項19】 前記発振回路はディジタル発振回路であることを特徴とする、 請求項13~18のいずれか一に記載の乱数発生装置。

【請求項20】 前記発振回路はアナログ発振回路であることを特徴とする、請求項13~18のいずれか一に記載の乱数発生装置。

【請求項21】 前記発振電圧は、所定のA/D変換器によりディジタル成分に変換することを特徴とする、請求項13~20のいずれか一に記載の乱数発生装置。

【請求項22】 前記発振回路は、第1の発振回路と、この第1の発振回路に電気的に接続された第2の発振回路とからなるとともに、前記制御電圧印加手段は前記第2の発振回路に接続され、前記制御電圧は前記第2の発振回路に印加されるとともに、前記第2の発振回路から所定の周波数信号を出力させるようにしたことを特徴とする、請求項13~21のいずれか一に記載の乱数発生装置。

【請求項23】 前記発振回路は、第1の発振回路と、この第1の発振回路に電気的に接続された第2の発振回路とからなるとともに、前記制御電圧印加手段は前記第1の発振回路に接続され、前記制御電圧は前記第1の発振回路に印加されるとともに、前記第2の発振回路から所定の周波数信号を出力させるようにしたことを特徴とする、請求項13~21のいずれかーに記載の乱数発生装置。

【請求項24】 前記発振回路は、第1の発振回路と、この第1の発振回路に電気的に接続された第2の発振回路とからなるとともに、前記制御電圧印加手段は前記第1の発振回路及び前記第2の発振回路に接続され、前記制御電圧は前記第1の発振回路及び前記第2の発振回路に印加されるとともに、前記第2の発振回路から所定の周波数信号を出力させるようにしたことを特徴とする、請求項13~21のいずれか一に記載の乱数発生装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、暗号作製技術などの情報産業分野、特に将来の量子コンピュータな

どの分野において好適に用いることのできる乱数発生方法及び乱数発生装置に関する。

[0002]

【従来の技術】

完全に無秩序であり、かつ全体としては出現頻度が等しくなる乱数は、社会現象や物理現象の数値シュミレーションなどに広く利用されている。また、乱数は暗号技術としても重要な役割を果たしており、情報の保護の分野でもその需要が高い。現在、乱数の発生方法として種々の方法が開発されているが、そのほとんどはアルゴリズムによるソフト的な疑似乱数の生成である。

[0003]

アルゴリズムによる乱数生成は、ある程度の信頼性を有し、高速に乱数生成を 行なうことができるという点から広く利用されている。しかしながら、コンピュ ータは有限の情報しかとらないために、生成された乱数は周期性を持つことが確 認されている。そのため、正確な解や十分なセキュリティが得られない場合があ り、より無秩序な乱数発生方法の確立が望まれている。

[0004]

近年、ハードウエアの発展に伴う処理速度の向上と信頼性の向上から、物理的な乱数の生成方法が開発されてきた。例えば、熱電子雑音や放射性物質の崩壊などの物理現象に基づいて生成された乱数は、予測不可能性の高い、理想的な乱数列であることが知られている。しかしながら、これらの方法では高価で大掛かりな装置を必要とすることが多い。

[0005]

【発明が解決しようとする課題】

本発明は、廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供することを目的とする。

[0006]

【課題を解決するための手段】

上記目的を達成すべく、本発明は、

発振周波数制御部を有する発振回路に対してランダムな制御電圧を印加し、前

記発振回路から発せられる周波数信号に対応した発振電圧をランダムに生成させるとともに、前記発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係から0又は1の数字を割り当て、2進数的な乱数を発生させることを特徴とする、乱数発生方法に関する。

[0007]

また、本発明は、

発振周波数制御部を有する発振回路と、

前記発振回路に対してランダムな制御電圧を印加するための制御電圧印加手段と、

前記発振回路から発せられる周波数信号に対応してランダムに生成された発振 電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係か ら0又は1の数字を割り当てる演算処理手段と、

を具えることを特徴とする、乱数発生装置に関する。

[0008]

本発明者は、無秩序な乱数を発生させる新規な方法を見出すべく長年検討を実施している。その過程において、所定の雑音発生回路や断続的にオンオフ動作を行なう発振回路、さらには双安定性マルチバイブレータを利用した乱数発生装置を開発し、無秩序な乱数の発生を実現させている(特願2000-222525号、特願2002-221194号及び特願2002-282842号)。しかしながら、上記いずれの方法においても乱数の生成速度が遅く、1秒間に100個程度の乱数しか生成できなかった。したがって、実用化に際しては、乱数生成速度のさらなる向上が望まれていた。

[0009]

かかる問題に鑑みて、本発明者はさらなる検討を実施した。その結果、所定の 発振回路中に発振周波数制御部を設け、前記発振回路中に前述した雑音発生回路 などからランダムな制御電圧を印加するようにすることにより、前記発振回路か らランダムな発振電圧が極めて高速に発振されることを見出した。したがって、 従来のように前記発振電圧に対して所定の閾値を設定し、その閾値に対する大小 関係から2進数的な乱数を極めて高速に生成できることを見出し、本発明を想到 するに至ったものである。

[0010]

このように本発明によれば、無秩序な乱数を極めて高速に発生させることができるので、暗号作製技術などの情報産業分野、特に将来の量子コンピュータ時代における暗号実用分野における処理速度を大きく向上させることができる。

[0011]

【発明の実施の形態】

以下、本発明を発明の実施の形態に基づいて詳細に説明する。

図1は、本発明の乱数発生装置の好ましい態様を示す構成図である。図1に示す乱数発生装置は、順次に接続された雑音発生回路10、発振周波数制御部を有する発振回路20、A/D変換器30、及びパーソナルコンピュータ40を具えている。発振回路20は発振周波数制御部を有しているので、印加される制御電圧に応じて異なる周波数の信号を発振する。また、雑音発生回路10には直流電源50が接続されている。

[0012]

直流電源50から所定の電圧が雑音発生回路10中に導入されると、雑音発生回路10においてランダムな電圧信号が生成されるようになる。このランダムな電圧信号は制御電圧として発振回路20に印加され、発振回路20からは異なる周波数の信号が発せられるようになる。このとき、前記周波数信号に応じた発振電圧を検出するようにすれば、前記周波数信号のランダムな変化に伴って、前記発振電圧の信号もランダムに変化するようになる。

[0013]

したがって、前記発振電圧をA/D変換器30内に導入してディジタル変換した後、パーソナルコンピュータ40内に導入し、ディジタル化した前記発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係を判別し、例えば前記閾値より大きい発振電圧値に対しては数字の"1"を割り当て、前記閾値より小さい発振電圧値に対しては数字の"0"を割り当てるようにすれば、ランダムに生成される前記発振電圧に応じて数字の"1"及び"0"をランダムに生成させることができ、2進数的な乱数を生成することができるようにな

る。

[0014]

なお、図1に示す乱数発生装置においては、発振回路20内に発振周波数制御部を積極的に組み込んでいるので、前記ランダムな制御電圧の印加に伴って前記ランダムな発振電圧を高速で生成することができ、その結果、"1"及び"0"の数字を高速で生成して、2進数的な乱数を高速で生成することができる。

[0015]

図2は、発振回路20がディジタル回路から構成される場合の回路図の一例を示すものである。図2に示す発振回路は、電源電圧回路部と発振回路部とから構成されている。

[0016]

発振回路部内においては、TTLロジックIC1~IC3と、抵抗R1(510 Ω)及びR2(510 Ω)と、コンデンサC1(47pF)及びC2(47pF)とから外側の正帰還回路が構成され、IC2と、抵抗R1及びR2と、コンデンサC1及びC2と、コンデンサC3(200pF)と、コイルL1(20 μ H)とから内側の正帰還回路が構成されている。コイルL1及びコンデンサC3の接続点には、コンデンサC4(68pF)を介して可変容量ダイオードVC1及び抵抗R3(100k Ω)が接続されている。コンデンサC4、抵抗R3及び可変容量ダイオードVC1は発振回路における周波数制御部を構成している。

[0017]

電源電圧回路部から所定の電源電圧が前記発振回路部に導入されると、前記電源電圧は前記発振回路部内において帰還と増幅とを繰り返し、所定の周波数信号として外部へ発振されるようになる。

[0018]

このとき、雑音発生回路10からランダムな制御電圧が図2に示す発振回路に可変容量ダイオードVC1を介して入力されると、可変容量ダイオードVC1の容量が前記制御電圧のランダムな変動によってランダムに変動するようになる。したがって、前記発振回路部からは周波数がランダムに変化した信号が高速で発振されるようになる。したがって、前記周波数信号に対応した発振電圧を検出す

れば、この発振電圧もランダムに変動するようになるので、図1に示すように、 前記発振電圧をA/D変換器30内に取り込んでディジタル変換し、パーソナル コンピュータで閾値の設定を伴う演算処理を施すことによって、2進数的な乱数 を高速で生成することができる。

[0019]

なお、図2においては、発振回路内に発振回路部とは別に電源電圧回路部を設けているが、このような回路部を設けることなく、外部電源より直接的に電源電圧を導入することもできる。

[0020]

また、図2に示す発振回路においては電源電圧回路部に対して外部より矩形波を導入し、電源電圧を断続的に生成するとともに発振回路部に印加して、よりランダムな周波数信号を発振させるようにしているが、前述した矩形波を用いることなく、電源電圧を前記発振回路部に対して定常的に印加するようにしても良い。この場合においても、発振周波数制御部に設けた可変容量ダイオードVC1の、前記ランダムな制御電圧の印加に伴う容量変化に伴って、十分ランダムな周波数信号、すなわち発振電圧を生成することができ、2進数的な乱数を高速で生成することができる。

[0021]

しかしながら、上述したように発振回路部に対して電源電圧を断続的に印加するようにすることによって、前記発振電圧のランダム性をより向上させることができ、より無秩序な乱数を簡易に形成することができるようになる。

[0022]

図3は、発振回路20がアナログ発振回路から構成される場合の回路図の一例を示すものである。電源電圧回路部から所定の電源電圧が発振回路部に印加されると、前記電源電圧は前記発振回路部内の、トランジスタT1のコレクタ、コイルL2及びトランジスタT1のベース間を正帰還して増幅され、発振されるようになる。このときの発振周波数はコイルL2及びコンデンサC5(250pF)によって決定される。コンデンサC6(10pF)には、可変容量ダイオードVC2及び抵抗R4(100kΩ)が接続され、発振周波数制御部を構成している

[0023]

図1に示す雑音発生回路10からランダムな制御電圧が図3に示す発振回路に可変容量ダイオードVC2を介して入力されると、可変容量ダイオードVC2の容量が前記制御電圧のランダムな変動によってランダムに変動するようになる。したがって、前記発振回路からは周波数がランダムに変化した信号が高速で発振されるようになる。したがって、前記周波数信号に対応した発振電圧を検出すれば、この発振電圧もランダムに変動するようになるので、図1に示すように、前記発振電圧をA/D変換器30内に取り込んでディジタル変換し、パーソナルコンピュータで閾値の設定を伴う演算処理を施すことによって、2進数的な乱数を高速で生成することができる。

[0024]

なお、図3においても、発振回路内に発振回路部とは別に電源電圧回路部を設けているが、このような回路部を設けることなく、外部電源より直接的に電源電圧を導入することもできる。

[0025]

また、図3に示す発振回路においても電源電圧回路部に対して外部より矩形波を導入し、電源電圧を断続的に生成するとともに発振回路部に印加して、よりランダムな周波数信号を発振させるようにしているが、前述した矩形波を用いることなく、電源電圧を前記発振回路部に対して定常的に印加するようにしても良い。この場合においても、発振周波数制御部に設けた可変容量ダイオードVC2の、前記ランダムな制御電圧の印加に伴う容量変化に伴って、十分ランダムな周波数信号、すなわち発振電圧を生成することができ、2進数的な乱数を高速で生成することができる。

[0026]

しかしながら、上述したように発振回路部に対して電源電圧を断続的に印加するようにすることによって、前記発振電圧のランダム性をより向上させることができ、より無秩序な乱数を簡易に形成することができるようになる。

[0027]

図4は、雑音発生回路10の回路図の一例を示す図である。図4に示す雑音発生回路は2段の帰還増幅回路から構成されている。上側の帰還増幅回路に直流電源から所定の直流電圧が入力されると、ダイオードD2において微小な雑音が発生する。したがって、生成された雑音信号を演算増幅器E1及びE2で増幅し、前記雑音信号のピーク電圧が数ボルトになるようにする。このようにして得られた雑音信号は制御信号として、図1に示す発振回路に印加される。

[0028]

図5は、図2に示す発振回路の変形例を示す回路図である。図5に示す発振回路においては、発振周波数制御部において、別途抵抗R5を介して接続端子を設けている点で、図2に示す発振回路と異なる。図5に示す発振回路において、前記接続端子に図2又は図3に示す発振回路の出力端子を接続するようにすれば、実質的に2つの発振回路が接続されることになる。

[0029]

発振回路自身も通常の発振動作において、発振信号の周波数がランダムに変動する場合があるので、上述したように2つの発振回路を接続すれば、図5に示す後段の発振回路から発振される周波数信号の周波数のランダム性は、図2又は図3に示す前段の発振回路のみから発振される周波数信号のランダム性よりも大きくすることができる。その結果、図5に示す後段の発振回路からの周波数信号に対応した発振電圧を検出し、所定の閾値に対する大小関係に応じて"1"又は"0"の数字を割り当てるようにすれば、より無秩序な乱数を簡易に生成することができるようになる。

[0030]

なお、図5においては、2つの発振回路の内、後段の発振回路にのみ制御電圧を印加するようにしているが、前段の発振回路に制御電圧を印加し、前段及び後段の発振回路を通じてランダムな発振信号を発振するようにすることもできる。 さらには、前段及び後段の発振回路に制御電圧を印加し、前段及び後段の発振回路を通じてランダムな発振信号を発振するようにすることもできる。この場合においては、無秩序な乱数をより高速で生成することができるようになる。

[0031]

なお、上記においては2つの発振回路を接続する場合について述べたが、3つ以上の発振回路を接続することもできる。この場合においては、得られた乱数の無秩序性をより向上させることができる。3つ以上の発振回路を接続する場合においては、リング状接続(第1の発振回路→第2の発振回路→第3の発振回路→第1の発振回路)や、相互接続(第1の発振回路→第2の発振回路、第2の発振回路→第1の発振回路及び/又は第2の発振回路→第3の発振回路、第3の発振回路→第1の発振回路、及び/又は第3の発振回路→第1の発振回路、第1の発振回路→第3の発振回路、及び/又は第3の発振回路→第1の発振回路、第1の発振回路→第3の発振回路、及び/又は第3の発振回路→第1の発振回路、第1の発振回路→第3の発振回路)のようにすることができる。

[0032]

図6は、図2に示す発振回路及び図4に示す雑音発生回路を用いて生成した乱数の2次元度数分布である。図6においては、格子縞などが発生することなく、点状の分布が見られるのみであるので、2進数的な乱数が生起されていることが分かる。

[0033]

以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。

[0034]

【発明の効果】


以上説明したように、本発明によれば、廉価かつ簡易な構成の装置を用いて、 より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提 供することができる。

【図面の簡単な説明】


- 【図1】 本発明の乱数発生装置の好ましい態様を示す構成図である。
- 【図2】 本発明の乱数発生装置における発振回路の回路図の一例である。
- 【図3】 本発明の乱数発生装置における発振回路の回路図の他の例である。
- 【図4】 本発明の乱数発生装置における雑音発生回路の回路図の一例である。
- 【図5】 図2に示す発振回路の変形例を示す回路図である。
- 【図6】 本発明の方法及び装置を用いて得た乱数の2次元度数分布図である。

【符号の説明】


- 10 雜音発生回路
- 20 発振回路
- 30 A/D変換器
- 40 パーソナルコンピュータ
- 50 直流電源




【図2】




【図3】




【図4】



【図5】



【図6】



【書類名】

要約書

【要約】

【課題】 廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる 新規な方法、並びに前記方法に適用する装置を提供する。

【解決手段】 発振周波数制御部を有する発振回路20に対して、雑音発生回路10よりランダムな制御電圧を印加し、発振回路20から発せられる周波数信号に対応した発振電圧をランダムに生成させ、A/D変換器30においてディジタル変換した後、パーソナルコンピュータ40に導入する。次いで、前記ランダムな発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係から0又は1の数字を割り当て、2進数的な乱数を発生させる。

【選択図】

図1

認定・付加情報

特許出願の番号、

特願2002-322955

受付番号

5 0 2 0 1 6 7 7 7 9 7

書類名

特許願

担当官

第七担当上席

0096

作成日

平成14年11月 7日

<認定情報・付加情報>

【特許出願人】

【識別番号】

596133441

【住所又は居所】

新潟県新潟市五十嵐2の町8050番地

【氏名又は名称】

新潟大学長

【代理人】

申請人

· 【識別番号】

100072051

【住所又は居所】

東京都千代田区霞が関3-2-4 霞山ビル7階

【氏名又は名称】

杉村 與作

【選任した代理人】

【識別番号】

100059258

【住所又は居所】

東京都千代田区霞が関3-2-4 霞山ビル7階

【氏名又は名称】

杉村 暁秀

出願人履歴情報

識別番号

[596133441]

1. 変更年月日 1996年 9月11日

[変更理由] 新規登録

住 所 新潟県新潟市五十嵐2の町8050番地

氏 名 新潟大学長

特2002-322955

【書類名】

特許願

【整理番号】

U2002P153

【提出日】

平成14年11月 6日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

G06F 7/36

【発明の名称】

乱数発生方法及び乱数発生装置

【請求項の数】

24

【発明者】

【住所又は居所】

新潟県新潟市五十嵐一の町7794番地20

【氏名】

斉藤 義明

【特許出願人】

【識別番号】

596133441

【氏名又は名称】

新潟大学長 長谷川

【代理人】

【識別番号】

100072051

【弁理士】

【氏名又は名称】

杉村 與作

【選任した代理人】

【識別番号】

100059258

【弁理士】

【氏名又は名称】 杉村 暁秀

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9812710

【プルーフの要否】